Компания Xilinx раскрывает секреты новой архитектуры для 20 нм программных устройств

При переходе на 20 нм техпроцесс компания Xilinx заявила, что ее устройства с архитектурой UltraScale получат 1,5-2 кратную улучшенную производительность системного уровня и опередят в этом году ближайших конкурентов.

Компания выпустила первое 20 нм полупроводниковое устройство и первый промышленный программируемый 20 нм логический прибор. Xilinx работала совместно с TSMC для внедрения высокотехнических требований, построенных на базе ПЛИС FPGA, в процесс разработки систем на кристалле TSMC 20SoC, как это было сделано при разработке быстродействующих логических схем по 28 нм техпроцессу. Архитектура UltraScale была специально разработана для перехода от 20 нм планарных схем к 16 нм FinFET технологиям (транзисторы с вертикально расположенным затвором) и выше, и от интегральных схем к 3D ИС. Это снимает не только ограничения масштабируемости производительности и латентности интегральных систем, но и решает проблему ограниченности производительности микросхемы в расширенных узлах: взаимное соединение.

Инновационный архитектурный подход нужен для управления уровнями быстродействия системы со скоростями сотни гигабит в секунду, с интеллектуальной обработкой при полной пропускной способности, достигая терабиты и терафлопсы. Главной задачей является не только увеличить производительность каждого транзистора системного блока, или масштабировать количество блоков в системе, но фундаментально улучшить соединение, синхронизацию, критические пути и взаимное соединение для адресации больших потоков данных и пакетов в реальном режиме времени, цифровой обработки сигналов и/или обработки изображений.

Архитектура UltraScale поддерживает огромные потоки данных, оптимизированные для многоразрядных шин, поддерживающих мульти-терабитную производительность. Она обеспечивает межрегиональную синхронизацию и управление энергопотреблением. Другие новшества включают высоко оптимизированные критические пути и встроенную высокоскоростную память, которая каскадируется, для исключения узких мест при цифровой обработке сигналов и пакетной обработке.

При использовании дополнительных металлических слоев, компания Xilinx увеличила количество эффективных дорожек для прокладки проводников и встроила дополнительное межкристальное соединение с широкой полосой пропускания для готовых к будущему микросхем для системной интеграции 3D ИС, в силу чего микросхемы памяти смогут соединяться напрямую на одной подложке. На этой стадии компания не раскрывает точную спецификацию серии UltraScale, общий размер микросхемы, количество логических элементов или размер памяти, интегрированной в FPGA структуру. Однако компания Xilinx всегда готова к сотрудничеству с производителями микросхем памяти для облегчения интеграции 3D ИС компании TSMC.

Первые образцы серии Virtex UltraScale будут представлены в четвертом квартале этого года. Тем временем, доступ к архитектуре UltraScale на базе ПЛИС FPGA возможен с помощью средства разработки Xilinx Vivado Design Suite.

Источник новости